隨著集成電路設(shè)計(jì)和制造技術(shù)的發(fā)展?一個(gè)集成電路芯片上可能集成了上千萬(wàn)個(gè)甚至更多的元件?
由于上面提到的設(shè)計(jì)和制造方面的因素?這些元件可能存在缺陷從而導(dǎo)致集成電路故障?因此集成電路測(cè)試的重要性不言而喻?
與此同時(shí)?集成電路測(cè)試的復(fù)雜程度也越來(lái)越高?主要是因下面兩個(gè)因素造成的：
1. 測(cè)試時(shí)間的幾何級(jí)增加?隨著電路規(guī)模的增大?集成電路測(cè)試時(shí)間將呈現(xiàn)幾何級(jí)數(shù)增加。例如?一個(gè)有50個(gè)輸入端的組合電路?如果以每秒100萬(wàn)次的速度來(lái)驗(yàn)證該電路是否能實(shí)現(xiàn)其功能?需要約31年時(shí)間?
2. 測(cè)試對(duì)象的非直接性?集成電路是由大量的元件組成的?這些元件都在電路內(nèi)部?通常是無(wú)法直接測(cè)量這些元件的邏輯電平和性能參數(shù)的?而所謂集成電路測(cè)試只能通過(guò)探針臺(tái)鏈接待測(cè)電路的對(duì)外引腳來(lái)進(jìn)行?這種非直接性將增加測(cè)試的復(fù)雜性?
探針臺(tái)針對(duì)待測(cè)電路可能存在的所有故障?生成可以檢測(cè)它們的測(cè)試碼；
然后在測(cè)試系統(tǒng)中將這些測(cè)試碼施加到待測(cè)電路的輸入端?測(cè)試其輸出響應(yīng)并進(jìn)行分析?以確定是否存在故障?
測(cè)試碼生成也簡(jiǎn)稱為測(cè)試生成?或者稱為測(cè)試圖形生成?是目前探針臺(tái)集成電路測(cè)試中最常用的技術(shù)?
